集成電路的介紹晶體管發(fā)明并大量生產(chǎn)之后，各式固態(tài)半導(dǎo)體組件如二極管、晶體管等大量使用，取代了真空管在電路中的功能與角色。到了20世紀(jì)中后期半導(dǎo)體制造技術(shù)進(jìn)步，使得集成電路成為可能。相對(duì)于手工組裝電路使用個(gè)別的分立電子組件，集成電路可以把很大數(shù)量的微晶體管集成到一個(gè)小芯片，是一個(gè)巨大的進(jìn)步。集成電路的規(guī)模生產(chǎn)能力，可靠性，電路設(shè)計(jì)的模塊化方法確保了快速采用標(biāo)準(zhǔn)化集成電路代替了設(shè)計(jì)使用離散晶體管。集成電路對(duì)于離散晶體管有兩個(gè)主要優(yōu)勢(shì)：成本和性能。成本低是由于芯片把所有的組件通過(guò)照相平版技術(shù)，作為一個(gè)單位印刷，而不是在一個(gè)時(shí)間只制作一個(gè)晶體管。性能高是由于組件快速開(kāi)關(guān)，消耗更低能量，因?yàn)榻M件很小且彼此靠近。2006年，芯片面積從幾平方毫米到350 mm²，每mm²可以達(dá)到一百萬(wàn)個(gè)晶體管。第一個(gè)集成電路雛形是由杰克·基爾比于1958年完成的，其中包括一個(gè)雙極性晶體管，三個(gè)電阻和一個(gè)電容器，相較于現(xiàn)今科技的尺寸來(lái)講，體積相當(dāng)龐大。電子顯微鏡下碳納米管微計(jì)算機(jī)芯片體的場(chǎng)效應(yīng)畫(huà)面根據(jù)一個(gè)芯片上集成的微電子器件的數(shù)量，集成電路可以分為以下幾類：● 小型集成電路（SSI英文全名為Small Scale Integration）邏輯門(mén)10個(gè)以下或 晶體管100個(gè)以下。● 中型集成電路（MSI英文全名為Medium Scale Integration）邏...
發(fā)布時(shí)間:
2019
-
01
-
12
瀏覽次數(shù)：220
半導(dǎo)體材料半導(dǎo)體材料是導(dǎo)電能力介于導(dǎo)體和絕緣體之間的一類固體材料。發(fā)展● 1833年，英國(guó)的法拉第（Michael Faraday）發(fā)現(xiàn)的其中一種半導(dǎo)體材料：硫化銀，因?yàn)樗碾娮桦S著溫度上升而降低?！?#160;1874年，德國(guó)的布勞恩（Ferdinand Braun），注意到硫化物的電導(dǎo)率與所加電壓的方向有關(guān)，這就是半導(dǎo)體的整流作用?！?#160;1947年12月23日，巴丁與布拉坦（Walter Brattain）進(jìn)一步使用點(diǎn)接觸晶體管制作出一個(gè)語(yǔ)音放大器，晶體管正式發(fā)明?！?#160;1958年9月12日，德州的基爾比（Jack Kilby），細(xì)心地切了一塊鍺作為電阻，再用一塊pn接面做為電容，制造出一個(gè)震蕩器的電路?！?#160;1970年，超晶格概念的提出和超晶格量子阱的研制成功。分類以原料分為：● 元素半導(dǎo)體材料：以單一元素組成的半導(dǎo)體，屬于這一材料的有硼、金剛石、鍺、硅、灰錫、銻、硒、碲等，其中以鍺、硅、錫研究較早，制備工藝相對(duì)成熟?！?#160;復(fù)合半導(dǎo)體材料：由兩種或兩種以上無(wú)機(jī)物化合成的半導(dǎo)體，種類繁多，已知的二元化合物就有數(shù)百種?！?#160;三五半導(dǎo)體：由Ⅲ族元素Al、Ga、In和V族元素P、As、Sb組成，比如砷化鎵（GaAs）；它們都具有閃鋅礦結(jié)構(gòu)，在應(yīng)用方面僅次于Ge、Si?！?#160;二六半導(dǎo)體：Ⅱ族元素Zn、Cd、Hg和Ⅵ族元...
發(fā)布時(shí)間:
2019
-
01
-
11
瀏覽次數(shù)：174
晶圓晶圓（英語(yǔ)：Wafer）是指制作硅(硅)半導(dǎo)體集成電路所用的硅芯片，由于其形狀為圓形，故稱為晶圓。晶圓是生產(chǎn)集成電路所用的載體，一般晶圓產(chǎn)量多為單晶硅圓片。晶圓是最常用的半導(dǎo)體材料，按其直徑分為4英寸、5英寸、6英寸、8英寸等規(guī)格，近來(lái)發(fā)展出12英寸甚至研發(fā)更大規(guī)格（14英寸、15英寸、16英寸、20英寸以上等）。晶圓越大，同一圓片上可生產(chǎn)的集成電路（integrated circuit, IC）就越多，可降低成本；但對(duì)材料技術(shù)和生產(chǎn)技術(shù)的要求更高，例如均勻度等等的問(wèn)題。一般認(rèn)為硅(硅)晶圓的直徑越大，代表著這座晶圓廠有更好的技術(shù)，在生產(chǎn)晶圓的過(guò)程當(dāng)中，良品率是很重要的條件。晶圓的制造過(guò)程很簡(jiǎn)單的說(shuō)，首先由普通硅(硅)砂拉制提煉，經(jīng)過(guò)溶解、提純、蒸餾一系列措施制成單晶硅棒，單晶硅棒經(jīng)過(guò)切片、拋光之后，就得到了單晶硅圓片，也即晶圓。1、將二氧化硅礦石（石英砂）與焦炭混合后，經(jīng)由電弧爐加熱還原，即生成粗硅（純度98%，冶金級(jí)）。SiO2 + C = Si + CO2 ↑ 2、鹽酸氯化并經(jīng)蒸餾后，制成了高純度的多晶硅(半導(dǎo)體級(jí)純度11個(gè)9，太陽(yáng)能級(jí)7個(gè)9），因在精密電子元件當(dāng)中，硅晶圓需要有相當(dāng)?shù)募兌龋?9.999999999%），不然會(huì)產(chǎn)生缺陷。3、晶圓制造廠再以柴可拉斯基法將此多晶硅(硅)熔解，再于溶液內(nèi)摻入一小粒的硅(硅)晶體晶種，然后將其慢慢拉出，以形成圓柱狀的單晶...
發(fā)布時(shí)間:
2019
-
01
-
11
瀏覽次數(shù)：330
光刻膠光刻膠（英語(yǔ)：photoresist），亦稱為光阻或光阻劑，是指通過(guò)紫外光、深紫外光、電子束、離子束、X射線等光照或輻射，其溶解度發(fā)生變化的耐蝕刻薄膜材料，是光刻工藝中的關(guān)鍵材料，主要應(yīng)用于集成電路和半導(dǎo)體分立器件的細(xì)微圖形加工。光刻膠根據(jù)在顯影過(guò)程中曝光區(qū)域的去除或保留可分為兩種－正性光刻膠（positive photoresist）和負(fù)性光刻膠（negative photoresist）?！?#160;正性光刻膠之曝光部分發(fā)生光化學(xué)反應(yīng)會(huì)溶于顯影液，而未曝光部分不溶于顯影液，仍然保留在襯底上，將與掩膜上相同的圖形復(fù)制到襯底上?！?#160;負(fù)性光刻膠之曝光部分因交聯(lián)固化而不溶于顯影液，而未曝光部分溶于顯影液，將與掩膜上相反的圖形復(fù)制到襯底上。
發(fā)布時(shí)間:
2019
-
01
-
10
瀏覽次數(shù)：221
光刻光刻（英語(yǔ)：photolithography）是半導(dǎo)體器件制造工藝中的一個(gè)重要步驟，該步驟利用曝光和顯影在光刻膠層上刻畫(huà)幾何圖形結(jié)構(gòu)，然后通過(guò)刻蝕工藝將光掩模上的圖形轉(zhuǎn)移到所在襯底上。這里所說(shuō)的襯底不僅包含硅晶圓，還可以是其他金屬層、介質(zhì)層，例如玻璃、SOS中的藍(lán)寶石。下面以襯底上金屬連接的刻蝕為例講解光刻過(guò)程。首先，通過(guò)金屬化過(guò)程，在硅襯底上布置一層僅數(shù)納米厚的金屬層。然后在這層金屬上覆上一層光刻膠。這層光阻劑在曝光（一般是紫外線）后可以被特定溶液（顯影液）溶解。使特定的光波穿過(guò)光掩膜照射在光刻膠上，可以對(duì)光刻膠進(jìn)行選擇性照射（曝光）。然后使用前面提到的顯影液，溶解掉被照射的區(qū)域，這樣，光掩模上的圖形就呈現(xiàn)在光刻膠上。通常還將通過(guò)烘干措施，改善剩余部分光刻膠的一些性質(zhì)。上述步驟完成后，就可以對(duì)襯底進(jìn)行選擇性的刻蝕或離子注入過(guò)程，未被溶解的光刻膠將保護(hù)襯底在這些過(guò)程中不被改變?？涛g或離子注入完成后，將進(jìn)行光刻的最后一步，即將光刻膠去除，以方便進(jìn)行半導(dǎo)體器件制造的其他步驟。通常，半導(dǎo)體器件制造整個(gè)過(guò)程中，會(huì)進(jìn)行很多次光刻流程。生產(chǎn)復(fù)雜集成電路的工藝過(guò)程中可能需要進(jìn)行多達(dá)50步光刻，而生產(chǎn)薄膜所需的光刻次數(shù)會(huì)少一些。
發(fā)布時(shí)間:
2019
-
01
-
10
瀏覽次數(shù)：182
封裝最早的集成電路使用陶瓷扁平封裝，這種封裝很多年來(lái)因?yàn)榭煽啃院托〕叽缋^續(xù)被軍方使用。商用電路封裝很快轉(zhuǎn)變到雙列直插封裝，開(kāi)始是陶瓷，之后是塑料。1980年代，VLSI電路的針腳超過(guò)了DIP封裝的應(yīng)用限制，最后導(dǎo)致插針網(wǎng)格數(shù)組和芯片載體的出現(xiàn)。表面貼著封裝在1980年代初期出現(xiàn)，該年代后期開(kāi)始流行。它使用更細(xì)的腳間距，引腳形狀為海鷗翼型或J型。以Small-Outline Integrated Circuit（SOIC）為例，比相等的DIP面積少30－50%，厚度少70%。這種封裝在兩個(gè)長(zhǎng)邊有海鷗翼型引腳突出，引腳間距為0.05英寸。Small-Outline Integrated Circuit（SOIC）和PLCC封裝。1990年代，盡管PGA封裝依然經(jīng)常用于高端微處理器。PQFP和thin small-outline package（TSOP）成為高引腳數(shù)設(shè)備的通常封裝。Intel和AMD的高端微處理器現(xiàn)在從PGA（Pine Grid Array）封裝轉(zhuǎn)到了平面網(wǎng)格陣列封裝（Land Grid Array，LGA）封裝。球柵數(shù)組封裝封裝從1970年代開(kāi)始出現(xiàn)，1990年代開(kāi)發(fā)了比其他封裝有更多管腳數(shù)的覆晶球柵數(shù)組封裝封裝。在FCBGA封裝中，晶片（die）被上下翻轉(zhuǎn)（flipped）安裝，通過(guò)與PCB相似的基層而不是線與封裝上的焊球連接。FCBGA封裝使得輸入輸出信號(hào)陣列（稱...
發(fā)布時(shí)間:
2019
-
01
-
09
瀏覽次數(shù)：161
集成電路集成電路（英語(yǔ)：integrated circuit，縮寫(xiě)作 IC；德語(yǔ)：integrierter Schaltkreis），或稱微電路（microcircuit）、微芯片（microchip）、晶片/芯片（chip）在電子學(xué)中是一種把電路（主要包括半導(dǎo)體設(shè)備，也包括被動(dòng)組件等）小型化的方式，并時(shí)常制造在半導(dǎo)體晶圓表面上。前述將電路制造在半導(dǎo)體芯片表面上的集成電路又稱薄膜（thin-film）集成電路。另有一種厚膜（thick-film）集成電路（hybrid integrated circuit）[1][注 1]是由獨(dú)立半導(dǎo)體設(shè)備和被動(dòng)組件，集成到襯底或線路板所構(gòu)成的小型化電路[注 2]。本文是關(guān)于單片（monolithic）集成電路，即薄膜集成電路。從1949年到1957年，維爾納·雅各比（Werner Jacobi）、杰弗里·杜默（Jeffrey Dummer）、西德尼·達(dá)林頓（Sidney Darlington）、樽井康夫（Yasuo Tarui）都開(kāi)發(fā)了原型，但現(xiàn)代集成電路是由杰克·基爾比在1958年發(fā)明的。其因此榮獲2000年諾貝爾物理獎(jiǎng)，但同時(shí)間也發(fā)展出近代實(shí)用的集成電路的羅伯特·諾伊斯，卻早于1990年就過(guò)世。
發(fā)布時(shí)間:
2019
-
01
-
09
瀏覽次數(shù)：185
刻蝕刻蝕（英語(yǔ)：etching）是半導(dǎo)體器件制造中利用化學(xué)途徑選擇性地移除沉積層特定部分的工藝?？涛g對(duì)于器件的電學(xué)性能十分重要。如果刻蝕過(guò)程中出現(xiàn)失誤，將造成難以恢復(fù)的硅片報(bào)廢，因此必須進(jìn)行嚴(yán)格的工藝流程控制。半導(dǎo)體器件的每一層都會(huì)經(jīng)歷多個(gè)刻蝕步驟。[1] 刻蝕一般分為電子束刻蝕和光刻，光刻對(duì)材料的平整度要求很高，因此，需要很高的清潔度。 但是，對(duì)于電子束刻蝕，由于電子的波長(zhǎng)極短，因此分辨率與光刻相比要好的多。 因?yàn)椴恍枰谀０?，因此?duì)平整度的要求不高，但是電子束刻蝕很慢，而且設(shè)備昂貴。對(duì)于大多數(shù)刻蝕步驟，晶圓上層的部分位置都會(huì)通過(guò)“罩”予以保護(hù)，這種罩不能被刻蝕，這樣就能對(duì)層上的特定部分進(jìn)行選擇性地移除。在有的情況中，罩的材料為光阻性的，這和光刻中利用的原理類似。而在其他情況中，刻蝕罩需要耐受某些化學(xué)物質(zhì)，氮化硅就可以用來(lái)制造這樣的“罩”。
發(fā)布時(shí)間:
2019
-
01
-
08
瀏覽次數(shù)：169
摻雜 (半導(dǎo)體)摻雜（英語(yǔ)：doping）是半導(dǎo)體制造工藝中，為純的本征半導(dǎo)體引入雜質(zhì)，使之電氣屬性被改變的過(guò)程。引入的雜質(zhì)與要制造的半導(dǎo)體種類有關(guān)。輕度和中度摻雜的半導(dǎo)體被稱作是雜質(zhì)半導(dǎo)體，而更重度摻雜的半導(dǎo)體則需考慮費(fèi)米統(tǒng)計(jì)律帶來(lái)的影響，這種情況被稱為簡(jiǎn)并半導(dǎo)體。載流子濃度摻雜物濃度對(duì)于半導(dǎo)體最直接的影響在于其載流子濃度。在熱平衡的狀態(tài)下，一個(gè)未經(jīng)摻雜的本征半導(dǎo)體，電子與空穴的濃度相等，如下列公式所示：n=p=ni對(duì)于非本征半導(dǎo)體在熱平衡的狀態(tài)下，這個(gè)關(guān)系變?yōu)?對(duì)輕摻雜而言):n0 · p0=ni2其中n0是半導(dǎo)體內(nèi)的電子濃度、p0則是半導(dǎo)體的空穴濃度，ni則是本征半導(dǎo)體的載流子濃度。 ni會(huì)隨著材料或溫度的不同而改變。對(duì)于室溫下的硅而言， ni大約是1.5×1010cm-3 。通常摻雜濃度越高，半導(dǎo)體的導(dǎo)電性就會(huì)變得越好，原因是能進(jìn)入導(dǎo)帶的電子數(shù)量會(huì)隨著摻雜濃度提高而增加。摻雜濃度非常高的半導(dǎo)體會(huì)因?yàn)閷?dǎo)電性接近金屬而被廣泛應(yīng)用在今日的集成電路制程來(lái)取代部分金屬。高摻雜濃度通常會(huì)在n或是p后面附加一上標(biāo)的“+”號(hào)，例如 n+ 代表?yè)诫s濃度非常高的n型半導(dǎo)體，反之例如 p-則代表輕摻雜的p型半導(dǎo)體。需要特別說(shuō)明的是即使摻雜濃度已經(jīng)高到讓半導(dǎo)體退化為導(dǎo)體，摻雜物的濃度和原本的半導(dǎo)體原子濃度比起來(lái)還是差距非常大。以一個(gè)有晶格結(jié)構(gòu)的硅本征半導(dǎo)體而...
發(fā)布時(shí)間:
2019
-
01
-
08
瀏覽次數(shù)：302
半導(dǎo)體光刻工藝 —— 光刻工藝步驟↑ 此文件僅供參考學(xué)習(xí)，勿用于商業(yè)用途延展閱讀★華林科納公司簡(jiǎn)介★華林科納行業(yè)新聞★華林科納產(chǎn)品中心★華林科納人才招聘★半導(dǎo)體小課堂
發(fā)布時(shí)間:
2018
-
12
-
25
瀏覽次數(shù)：151